스위스제조2023 – 진행 중ST마이크로일렉트로닉스
Azure에서 강화학습으로 칩 설계
ST마이크로일렉트로닉스는 DSO.ai로 설계 탐색 생산성이 3배 넘게 높아졌다고 밝혔다
문제
전력, 성능, 면적 요건을 충족하는 칩 설계를 탐색하려면 상당한 엔지니어링 노력이 필요했다. 수작업 실험으로는 엔지니어가 검토할 수 있는 대안의 수가 제한되었다.
접근 방식
ST마이크로일렉트로닉스는 마이크로소프트 Azure에서 시높시스 DSO.ai를 시높시스의 물리 구현 도구와 함께 사용했다. 이 시스템은 강화학습으로 설계 대안을 탐색했다. ST는 상용 테이프아웃을 마쳤고 새 Arm 코어의 구현이 빨라졌다고 밝혔다.
주요 수치
more than 3x전력, 성능, 면적 탐색 생산성(ST 설계 책임자 발표)
시사점
ST는 설계 탐색 단계의 생산성을 측정했다. 보고된 배수는 칩 개발 전체 주기를 뜻하지 않는다.
분류
출처
출처 요약
[1]Synopsys2023년 2월 7일
시높시스는 ST마이크로일렉트로닉스를 Azure의 DSO.ai로 상용 테이프아웃을 마친 고객으로 소개했다. ST의 설계 책임자는 탐색 생산성이 3배 넘게 높아졌고, 설계가 전력, 성능, 면적 목표를 넘어섰다고 밝혔다.
자세한 내용은 원문에서 확인하실 수 있습니다.
등록일 2026년 11월 1일 · 수정일 2026년 11월 1일
